我的
 位置：首页 > 技术资料 > 74HC 74LS集成电路资料

74LS73中文资料参数

时间:2009-06-23 12:01:17

负沿触发双J－K 触发器（带清零） LS73 有单独的J、K、清零(CLR)和时钟(CLK)输入，当时钟进到高电平时，输入端被赋能，数据被接受，当时钟脉冲处于高电平时，输入端J、K 的逻辑电平可以允许改变，并且只要具有最小的建立时间，那么根据真值表，双稳态即可实现，输入数据只在时钟脉冲的负沿上被传递到输出端。
大小:178.72 KB
格式:.pdf
语言:简体中文  Service Manual
电路图解压密码：www.838dz.com (小写)
下载点数
下载地址

0点

↓ 马上下载
请您评价
0/250 验证码：
74HC86 PDF资料下载
74HC166 PDF资料下载
74HC297 PDF资料下载
74HC573 PDF资料下载
74LS09中文资料参数
74LS85中文资料参数
74LS92中文资料参数
74LS107中文资料参数
74LS128中文资料参数
74LS132中文资料参数
74LS151 PDF中文资料参数
74LS174 PDF中文资料参数
74LS221 PDF中文资料参数
74LS279 PDF中文资料参数
74LS378 PDF中文资料参数